


Kompleksnejša prožilna vezja z zaščitnimi funkcijami

Polprevodniški elementi so med delovanjem izpostavljeni predvidenim in manj predvidenim obratovalnim pogojem, med trajanjem katerih pa tok in napetost na polprevodniškem elementu nikakor ne smeta preseči mejnih vrednosti. Morebitno prekoračenje lahko poškoduje strukturo polprevodniškega elementa ter s tem zmanjša njegovo življenjsko dobo, ali pa povzroči njegovo takojšnje uničenje. Poznavanje in nastanek napak, ki pripeljejo do prekoračitve mejnih vrednosti, je zato zelo pomembno za izbiro pravilne topologije in dimenzioniranje zaščitnih vezij v kompleksnejših prožilnih vezjih.

Razvrstitev možnih tokovnih in napetostnih napak (krajše: prenapetost) si bomo zaradi splošnosti ogledali na trifaznem tranzistorjskem mostiču. Tokovne napake t.j. prekoračitve kolektorskega toka najpogosteje nastanejo zaradi napak v krmilnem algoritmu (sočasno proženje zgornjega in spodnjega tranzistorja) ali napak v bremenu (delni ali popolni kratak stik). Posledice lahko razdelimo v tri skupine:

- termično uničenje tranzistorja zaradi prekomernih izgub,
- “latch-up” oziroma zapah tranzistorja (zlasti IGBT), ko tranzistorja ni več možno izklopiti prek krmilne elektrode,
- prenapetosti povzročene s tokom napake.



Slika 1: Vezje trifaznega tranzistorjskega mostiča z najbolj pogostimi napakami

Kot prenapetost bomo tu opredelili vsakršno povečanje napetosti U_{DS} preko vrednosti $U_{DS(br)}$ ter krmilne napetosti U_{GS} preko mejne vrednosti, ki za večino tranzistorjev znaša 20 V.

Prenapetosti v jakotočnem tokokrogu razdelimo po načinu nastanka oziroma njihovem izvoru na:

- prenapetosti zaradi aktivnih bremen. Primer takšne prenapetosti se pojavi pri reverziranju električnega motorja, ko le-ta obratuje kot generator, zaradi česar se napetost enosmernega tokokroga lahko nevarno poveča,
- prenapetosti povzročene na izvoru napajalne napetosti. Zgled: tranzientne prenapetosti povzročene z udarom strele, prenihanje napetosti enosmernega tokokroga pri LC gladilnem členu,
- interne prenapetosti, ki nastanejo zaradi parazitnih induktivnosti električnih povezav ali stresanih induktivnosti transformatorja znotraj močnostnega pretvornika.


Detekcija napak in zaščitna vezja

Različne načine detekcij omenjenih napak kot tudi reakcije nanje lahko glede časovnega odziva v grobem razdelimo na:

- hitre zaščitne ukrepe, kjer se napaka detektira v samem polprevodniškem elementu in je informacija o napaki posredovana prožilnemu vezju, ki nemudoma (nekaj 10 ns) izklopi polprevodniški element. Informacija o napaki se posreduje tudi nadzornemu krmilnemu vezju, a le kot potrdilo o detekciji in odpravi napake (primerjaj z drugo alinejo).
- počasne zaščitne ukrepe, kjer se informacijo o napaki posreduje (ponavadi preko prožilnega vezja) višjemu, nadzornemu krmilnemu vezju, ki se ustrezno odzove t.j. izklopi tranzistor.

Nadtokovna zaščita

Če se povrnemo k analizirani topologiji trifaznega mostiča, vidimo, da lahko nastanek prekomernih tokov ob preobremenitvi ali kratkem stiku detektiramo z meritvijo v različnih točkah vezja.



Slika 2: Merilna mesta za detekcijo tokovne preobremenitve


Meritev toka z merilnimi upori. Je najpreprostejša rešitev, kjer uporabljamo nizko-ohmske (od 10 m Ω do 100 m Ω) upore z majhno serijsko induktivnostjo. V primeru, kjer želimo galvansko ločitev merilnih tokokrogov in kjer se zahteva velika odpornost merilnih signalov na motnje, je metoda neprimerna.

Meritev toka s tokovnimi transformatorji. Njena glavna prednost je galvanska ločitev merilne informacije, ki pa ne vsebuje podatka o enosmerni komponenti toka. Primernejša je uporaba kompenziranih tokovnih merilnikov (Hallov senzor), ki lahko izmerijo tako enosmerno

komponento toka kot tudi izmenične komponente v frekvenčnem območju do nekaj MHz. Pomanjkljivost obeh merilnikov je relativno velika dimenzija, ki preprečuje integracijo merilnika v prožilno vezje.

Princip tokovnega ogledala ali "sense" FET. Omenjena detekcija toka temelji na uporabi merilnega upora, ki pa je za razliko od prve alineje integriran v polprevodniško strukturo močnostnega tranzistorja (slika 3). Poznani sta dve izvedbi omenjenega principa:

- posebnost prve je struktura tako imenovanega tokovnega ogledala (current mirror), ki omogoča, da skozi merilni upor teče le majhen proporcionalni del skupnega toka I_D .
- podoben učinek¹ se doseže tudi, če manjšemu številu vzporedno vezanih polprevodniških rezin, ki tvorijo celotni element, vežejo v serijo merilne upore z vrednostjo od $1\ \Omega$ do $5\ \Omega$. Bistvena prednost te metode je visoka integracija zaščitnega vezja v polprevodniško strukturo tranzistorja in manjše izgube na merilnem uporu.




Slika 3: Sense FET tranzistor

V primeru, ko upornost merilnega upora povečamo $R \rightarrow \infty$, je izmerjena napetost enaka napetosti U_{CEsat} sosednjih polprevodniških rezin, ki prevajajo tok. Enak učinek dosežemo z naslednjim vezjem.

Detekcija U_{CEsat} . Je posredna metoda, kjer se tok meri posredno kot padec napetosti na prevajajočem močnostnem tranzistorju. Padec napetosti se detektira s pomočjo hitre visokonapetostne diode (slika 4), ki je priključena na primerjalno vezje. Le-to posreduje informacijo prožilnemu vezju, ki nemudoma izklopi tranzistor.

Da bi zagotovili zanesljiv vklop tranzistorja, mora biti detekcija napetosti omogočena šele trenutek po nastopu prožilnega impulza, pri tem pa zakasnitev ne sme preseči $10\ \mu s$ kot znaša SOA za primer kratkostičnega toka.

¹ Semikron katalog

Slika 4: Detekcijsko vezje za U_{CEsat}

Metoda je uporabna za zaščito standardnih MOSFET in IGBT tranzistorjev ne da bi povzročili dodatne izgube v pretvorniškem vezju. Temperaturna odvisnost izhodne karakteristike ščitene tranzistorja in tolerančna odstopanja (npr. g_{fs}) sta glavni pomanjkljivosti omenjene metode.

Prenapetostna zaščita

Namen prenapetostne zaščite je omejitev napetosti med jakotočnima priključkoma tranzistorja, kar je možno izvesti s pasivnimi vezji, z aktivnim omejevanjem in aktivnim nadzorom krmilne napetosti.

Pasivna vezja (passive snubber networks), ki jih sestavljajo pasivni elementi kot so upori, dušilke, kondenzatorji, diode, supresorske diode in varistorji, so najenostavnejša in v praksi tudi najpogostejša zaščitna prenapetostna vezja.

Skupni imenovalec vseh pasivnih vezij je omejitev inducirane napetosti na parazitnih (komutacijskih) induktivnostih med napajalnim virom in močnostnim tranzistorjem (slika 5).

Slednje najpreprosteje preprečimo z vzporedno vezavo kondenzatorja (od $0,1 \mu\text{F}$ do $2 \mu\text{F}$), ki absorbira nakopičeno energijo v L_K ($E = \frac{L_K}{2} i^2$) zaradi česar napetost na kondenzatorju zraste


za $\Delta U^2 \approx \frac{L_K}{C} \Delta i^2$ (slika 5a). V kondenzatorju akumulirani presežek energije se mora med

dvema preklopoma zmanjšati, če želimo, da bo vezje funkcionalno tudi pri naslednjih preklonih. To se doseže na dva načina in sicer:


- v nedisipativnih vezjih se akumulirana energija kondenzatorja preusmeri v enosmerni napajalni vir,
- medtem ko se v disipativnih vezjih, presežek energije pretvori na uporih v toploto.

Vezje na sliki 5b je primernejše za nizkonapetostne vendar jakotočne aplikacije, kjer je nastanek parazitnih oscilacij med L_K in kondenzatorjem C omejen z dušilnim uporom R .

Izboljšano rešitev, kjer dioda D omogoča hitro polnjenje kondenzatorja ter s tem zmanjšanje prenapetosti, kaže slika 5c. Rešitev na sliki 5d je enaka kot predhodna le, da je namenjena zaščiti posameznega tranzistorja.




Snubber Variants



Slika 5: Ponazoritev komutacijskih induktivnosti in vezja za prenapetostno zaščito



Kot je razvidno iz opisa je dosežena prenapetost odvisna od dimenzioniranja zaščitnih elementov in obratovalnih pogojev. Zato morajo biti elementi dimenzionirani vedno na najbolj neugoden primer. Paziti moramo tudi na zmanjšanje parazitnih induktivnosti zaščitnega vezja.

Aktivno omejevanje (active clamping) je postopek omejevanja napetosti U_{CE} , kjer s posebnimi vezji ob prekoračitvi mejne vrednosti napetosti povzročimo neposredno zvečanje krmilne napetosti U_{GE} . Pri tem tranzistor (kratkotrajno) preide v linearno področje izhodne karakteristike v katerem se obnaša kot upor s spremenljivo upornostjo. Tranzistor uporabimo torej kot disipativni element za presežek energije absorbirane v L_K . Princip omejevanja si oglejmo na primeru izklopa induktivnega bremena (slika 6) z IGBT tranzistorjem.




Slika 6: Aktivno omejevanje napetosti U_{CE} (*active clamping*)

Bistvo vezja je povratna vez med kolektorjem in vrati IGBT-ja, ki se sestoji iz diode D_S in elementa s Zenerjevo karakteristiko, čigar izvedbe vidimo na sliki 7. Dioda D_S je obvezna, saj preprečuje dodatno tokovno obremenitev prožilnega vezja, ko tranzistor prevaja.



Slika 7: Vezni-prožilni elementi za aktivno omejevanje napetosti U_{CE}

Ko IGBT izklopimo (slika 8), začne napetost U_{CE} naraščati. V trenutku, ko doseže napajalno napetost začne kolektorski tok upadati zaradi česar se na L_K inducira napetost. Vsota obeh napetosti v določenem trenutku preseže napetost Zenerjeve diode pri čemer steče relativno velik tok, ki polni vhodno kapacitivnost IGBT-ja zaradi česar se le-ta zadrži dlje časa v linearnem področju.



Slika 8: Aktivno omejevanje napetosti U_{CE} – karakteristični poteki električnih veličin

V konkretnem primeru si delovanje vezja lahko predstavljamo tudi v vlogi omejevalca izklopne strmine di/dt kolektorskega toka, ki znaša


$$\frac{di_C}{dt} = \frac{U_{clamp}}{L_K}.$$

Lastnosti predlagane metode lahko povzamemo v naslednjih točkah:

- enostavna topologija,
- ni potrebe po uporabi velikih snubberskih uporih in kondenzatorjih,
- prenapetost na tranzistorju ni odvisna od obratovalnih pogojev (tok),
- ne potrebuje dodatnega napajalnega vira,
- zaščitno vezje je možno uporabiti pri standardnih prožilnih vezjih.

Kljub očitnim prednostim pa moramo na žalost ugotoviti, da je trenutni razvoj omenjenega zaščitnega ukrepa šele v povojih z redkimi poznaninimi industrijskimi aplikacijami, predvsem v nizkonapetostnih aplikacijah.

Slow turn-off metoda je zaščitni ukrep, ki je namenjen preprečevanju prenapetosti nastali potem, ko tranzistor izklopimo zaradi aktiviranja nadtokovne zaščite oziroma detekcije kratkostičnega toka. Omejitev napetosti pri izklopu tranzistorja dosežemo tako, da tranzistor izklopimo s povečano upornostjo $R_{goff} = R_G + R_{G/ERROR}$ ali pa s tokovnim virom, ki vsili želeni izklopni tok.




Slika 9: Vezji za "slow turn-off"

Prenapetostna zaščita krmilnega tokokroga

Na tem mestu velja izpostaviti majhno prebojno trdnost vhodne strukture MOS krmiljenih elementov, zato napetost U_{GS} (U_{GE}) ne sme (stacionarno in dinamično) preseči mejne vrednosti. To se lahko kljub temu zgodi zaradi:

- prenapetosti napajalne napetosti prožilnega vezja,
- du/dt efekta, ki je toliko bolj izrazit v primeru, ko tranzistorja ne izklopimo z negativno krmilno napetostjo,
- parazitne induktivnosti med krmilnim priključkom S in polprevodniškim kristalom (posredno zaradi di/dt),
- zvečanja napetosti U_{GS} med aktivnim omejevanjem napetosti U_{DS} "active clamping".

Iz omenjenih vzrokov ščitimo krmilni tokokrog IGBT in MOSFET tranzistorjev z enostavnimi pasivnimi vezji kot jih kaže slika 10.



Slika 10: Prenapetostna zaščita krmilnega tokokroga

Detekcija temperature

Meritev temperature polprevodniškega kristala je kljub uporabljenim tokovnim in prenapetostnim zaščitnim ukrepom smiselna, saj ščiti tranzistor pred termičnim uničenjem na primer tudi tedaj, ko limitne vrednosti nadtokovnih zaščit niso presežene, kljub temu pa so se na primer zaradi povečanja preklopne frekvence povečale izgube. Temperaturo merimo lahko z:


- integriranimi elementi, ki so vgrajeni ali pritrjeni na isto kristalno strukturo kot močnostni tranzistor.
- diskretnimi merilnimi elementi kot so npr. PTC upori, ki jih najdemo vgrajene v tranzistorskih modulih ali pa jih pritrdimo na hladilna telesa čimbližje močnostnim tranzistorjem.

Industrijske izvedbe prožilnih vezij

Uporaba omenjenih zaščitnih ukrepov zavisi od želene zanesljivosti prožilnega vezja in možnosti učinkovite integracije zaščitnih vezij v prožilna vezja. V nadaljevanju so podani okvirni opisi treh prožilnih vezij, ki se ločijo predvsem po stopnji in kompleksnosti integracije.

HCPL

Družina opto sklopnikov proizvajalca Agilent sodi v skupino najosnovnejših prožilnih vezij z najmanjšo stopnjo integracije. Prožilno vezje vsebuje osnovne sestavne dele za generiranje bipolarnega napetostnega pulza z veliko tokovno sposobnostjo in možnostjo detektiranja tokovne preobremenitve na osnovi detekcije U_{Cesat} . Omenjeno obratovalno stanje je moč zaznati tudi na primarni strani vezja v obliki signala FAULT. Vezje zahteva uporaba sekundarnega napajalnega vezja, ki mora biti galvansko ločen od primarnega.




Slika 11: Blokovna shema prožilnega vezja HCPL

OMNIFET. Pod oznako OMNIFET² se skriva številčna družina močnostnih MOSFET tranzistorjev proizvajalca ST-Microelectronics z vgrajenimi zaščitnimi funkcijami. Tranzistorji, ki se nahajajo v standardnem tripinskem ohišju TO220, so večinoma namenjeni nizkonapetostnim aplikacijam, zlasti v avtomobilski tehniki in za ročna orodja. Poleg že uvodoma naštetih zaščitnih ukrepov izpostavimo tri lastnosti, ki bistveno poenostavijo uporabo takšnega tranzistorja:

- vgrajeno prožilno vezje,

² TOPFET proizvajalca Philips



Interfacing the input pin with the Power stage


FEATURES

- Analog driving due to direct access to the gate of the Power MOSFET
- Logic - Level operation from a TTL/CMOS driver circuit

BENEFITS

- Pin to pin compatibility with standard MOSFET

- vgrajena temperaturna zaščita,



If overtemperature occurs the device shuts-down and the status is activated


FEATURES

- Short circuit protection
- Overtemperature protection

BENEFITS

- High safety in all environmental conditions

- detekcija aktiviranja temperaturne zaščite.



When overtemperature is detected an internal 100Ω equivalent resistor connects between the input and source pins


FEATURES

- Overtemperature feedback through input pin

BENEFITS

- Real time monitoring

Semidriver. Je eno izmed številnih prožilnih vezij proizvajalca Semikron, ki je v primerjavi z ostalima dvema najbolj kompleksno. Vezje je izdelano v obliki monolitnega vezja, katerega blokovno shemo kaže spodnja slika.



Slika 12: Blokovna shema prožilnega vezja Semidriver


Lastnosti vezja so:

- enojno napajanje +15 V z integriranimi DC/DC pretvorniki za napajanje obeh izhodnih stopenj,
- krmilni vhodi so C-MOS (+15 V) ali TTL (+5 V) kompatibilni z vgrajeno galvansko ločitvijo,
- nadtokovna zaščita je dosežena z detekcijo napetosti U_{CEsat} ,
- vsebuje spominsko celico, ki ob detekciji napake preprečuje nastanek ponovnega proženja tranzistorja,
- detekcija podnapetosti napajalne napetosti (<13 V) preprečuje nezanesljivo delovanje vhodnih digitalnih sklopov in preprečuje proženje tranzistorja s premajhno napetostjo,
- nastavljiv mrtvi čas med proženjem zgornjega in spodnjega tranzistorja (pri modelu SKHI 22B je možno mrtvi čas odpraviti s čimer lahko tranzistorja prožimo tudi sinhrono ali z medsebojnim prekrivanjem),
- ignoriranje (potlačitev) kratkotrajnih krmilnih pulzov (short pulse suppression).

Vzporedna in zaporedna vezava IGBT in MOSFET tranzistorjev

Vzporedna vezava se uporablja tedaj, ko nam tokovna zmogljivost posameznega močnostnega stikala nič več ne ustreza. Povečamo jo z ustreznim številom vzporedno vezanih tranzistorjev, pri čemer pa moramo zagotoviti enakomerno tokovno porazdelitev v intervalu, ko tranzistorji prevajajo (statična porazdelitev) kot tudi med preklopnimi pojavi (dinamična porazdelitev). Na tokovno porazdelitev vplivajo:


- **napetost nasičenja U_{CEsat} oziroma $R_{DS(on)}$.** V času prevajanja obeh tranzistorjev je napetost na njima enaka, tako da je tokovna porazdelitev odvisna od tolerančnih odstopanj njihovih izhodnih karakteristik. Če se karakteristiki razlikujeta, kot to kaže slika 13, teče večji del kolektorskega toka skozi prvi tranzistor s stmejšo karakteristiko. Rezultat tega so povečane izgube, ki povzročijo porast temperature tranzistorja T1.



Slika 13: Vpliv izhodne karakteristike na tokovno porazdelitev

Nadaljnje dogajanje je močno odvisno od temperaturnega koeficienta (T_C) napetosti nasičenja. V primeru, da je T_C pozitiven, se bo pri povišani temperaturi tok iz bolj obremenjenega tranzistorja začel seliti na sosednjega, vse dokler toka v obeh tranzistorjih nista enakomerno porazdeljena. Za vzporedno vezavo so zato najprimernejši MOSFET-i in NPT IGBT-ji, ki imajo T_C pozitiven skoraj v vsem tokovnem območju. V nasprotju z njimi je temperaturni koeficient napetosti nasičenja PT IGBT-jev negativen skoraj v vsem tokovnem območju, zaradi česar jih lahko vežemo vzporedno le, če zagotovimo odličen toplotni stik med posameznimi tranzistorji.

- **prenosna karakteristika $i_C = f(U_{GE}, T_J)$.** Razlike v prenosni karakteristiki, pragovnih napetostih in različne časovne zakasnitve krmilnega pulza povzročajo velike tokovne dinamične preobremenitve, zlasti ob izklopu. Vzrok temu je nagel porast krmilne napetosti zaradi Miller-jevega efekta, ki povzroči, da steče skozi tranzistor s strmejšo prenosno karakteristiko večji tok.



Slika 14: Vpliv prenosne (krmilne) karakteristike na tokovno porazdelitev


Tokovne dinamične preobremenitve pri vklopu tranzistorjev so posledica predvsem reverznih tokov I_{RM} prostotečnih diod.

- **komutacijska induktivnost.** Različno velike komutacijske induktivnosti, t.j. induktivnosti v močnostnem tokokrogu, ki neposredno vpliva na dinamiko kolektorskega toka tranzistorja, povzročijo na vzporedno vezanih tranzistorjih velike dinamične preobremenitve. Geometrična razporeditev vzporedno vezanih tranzistorjev kot tudi oblikovanje električnih povezav imata zato pri dimenzioniranju, kjer težimo k simetričnim izvedbam, pomembno vlogo.
- **impedanca prožilnega vezja.** Različno velike impedance prožilnega vezja povzročijo neenakomerne preklopne čase, kar je zopet vzrok za nastanek velikih dinamičnih preobremenitev.
- **induktivnost prožilnega vezja.** Mora biti minimalna (kar velja za vsa prožilna vezja), da preprečimo nastanek parazitnih oscilacij, ki se pojavijo ob vsakem preklopu in lahko povzročijo dinamično preobremenitev vzporedno vezanih tranzistorjev.
- **“sklopna” induktivnost.** To je induktivnost med emitorskim priključkom na polprevodniški substrat in priključkom prožilnega vezja na zunanji emitorski priključek. V splošnem ima induktivnost negativni vpliv na preklopne čase, saj se zaradi inducirane napetosti upočasni polnjenje oziroma praznjenje vhodne kapacitivnosti tranzistorja, medtem ko razlika induktivnosti vzporedno vezanih tranzistorjev povzroči neenakomerno dinamično obremenitev.

Na podlagi opisanih vplivnih parametrov veljajo pri dimenzioniranju vzporednih stikal naslednja pravila in napotki:

- zaradi pozitivnega T_C so primerni vsi MOSFET-i in NPT-IGBT-ji,
- vzporedno vežimo le tranzistorje istega proizvajalca in enake konstrukcije (ohišje),
- razporeditev tranzistorjev naj bo simetrična s čim manjšimi induktivnostmi električnih povezav,
- prožilno vezje naj bo grajeno simetrično; proženje z večimi prožilnimi vezji se odsvetuje,
- tranzistorji naj bodo montirani na skupno hladilno telo, da zagotovimo dober toplotni stik, ki je pomemben predvsem zaradi vzporedno vezanih prostotečnih diod!

Primer prožilnega vezja za tri vzporedne tranzistorje, ki uporablja opisano vezje Semidriver, kaže slika 15. Upori R_{Gonx} in R_{Goffx} (od $0,5 \Omega$ do 2Ω), ki so vezani v serijo z uporoma R_{Gon} in R_{Goff} , preprečujejo nastanek parazitnih oscilacij in zmanjšujejo negativni vpliv različnih prenosnih karakteristik. Upori R_{EX} (približno $0,5 \Omega$) omejujejo izravnalne toke med pomožnimi (prožilnimi) emitorskimi priključki. Upori R_{CX} določajo povprečno vrednost kolektorske napetosti, ki se jo uporabi za detekcijo U_{CEsat} .




Slika 15: Proženje treh vzporedno vezanih tranzistorjev

Zaporedna vezava močnostnih tranzistorjev ni tako pogosta kot vzporedna, srečamo jo le v redkih visokonapetostnih aplikacijah, kjer je napajalna napetost večja od blokirne napetosti enega samega tranzistorja. Pri tem moramo zagotoviti enakomerno porazdelitev napetosti v časovnem intervalu, ko sta oba tranzistorja izklopljena (statična porazdelitev) kot tudi med preklopi (dinamična porazdelitev). Na porazdelitev napetosti vplivajo:


- **prečni mirovni tok tranzistorja I_{CES} .** Porazdelitev napetosti je v stacionarnih razmerah odvisna od prečnega mirovnega toka oziroma od upornosti izklopljenega tranzistorja. Večji ko je prečni mirovni tok oziroma manjša ko je upornost, večja je napetost na zaporedno vezanem tranzistorju. Velja, da se z rastočo temperaturo prečni mirovni tok linearno povečuje.
- **pragovna napetost $U_{GS(th)}$, preklopni časi tranzistorja, impedanca prožilnega vezja, komutacijska in "sklopna" induktivnost.** Imenovani parametri imajo bistven vpliv na napetostno dinamično preobremenitev zaporedno vezanega tranzistorja, ki prvi izklopi oziroma tistega, ki vklopi zadnji.

Prekoračitev dopustne napetosti preprečimo s pravilno izbiro primernih tranzistorjev, ki morajo biti od istega proizvajalca in iste konstrukcije, in s pravilnim dimenzioniranjem močnostnega in prožilnega vezja, ki morata imeti čim manjše parazitne induktivnosti. Poglavitno zaščito pa nudijo razna pasivna in aktivna balansirna vezja. Pasivno balansirno vezje s katerim dosežemo enakomernejšo napetostno porazdelitev v stacionarnem stanju kaže slika. Vpliv različnih upornosti tranzistorjev v neprevodnem stanju zmanjšamo z vzporedno vezanim uporoma, skozi katera mora teči vsaj 3 do 5 krat večji tok kot pa znaša prečni mirovni tok tranzistorja.



Slika 16: Napetostno balansiranje z vzporedno vezanimi upori


Vezje na sliki 16 ne nudi zadovoljive napetostne porazdelitve med preklopnimi pojavi, kjer igrajo glavno vlogo majhna odstopanja v prožilnih vezjih obeh tranzistorjev. Enakomernejšo porazdelitev dosežemo z RC in RCD balansirnim vezjem (slika 17), ki omejujejo porast ali upad napetosti. Slabosti vezja sta velikost elementov in porast preklopnih izgub, medtem ko uporabo standardnih prožilnih vezij štejejo za njegovo glavno prednost.



Slika 17: Napetostno balansiranje z RC in RCD balansirnim vezjem

Balansirni ukrepi, kjer aktivno posegamo v prožilno vezje, temeljijo na trenutnem prilagajanju krmilne napetosti posameznih zaporedno vezanih tranzistorjev. Poznane so sledeče rešitve³:


- **korekcija preklopnih časov**, kjer se enakomernejša porazdelitev napetosti doseže s korekcijo zakasnitvenih časov prožilnega vezja.



Slika 18:


- **nadzor du/dt** temelji na primerjavi dejanskega porasta napetosti du/dt z referenčnim, ki velja za posamezen tranzistor. Če med njima nastopi razlika, se prek krmilne napetosti zopet vspostavi enakost. Slabost opisanega principa postane očitna ob razlikovanju referenčne in dejanske strmine du/dt zaradi česar se, če je referenčna strmina manjša, preklopne izgube tranzistorja povečajo.

³ Vir: Semikron katalog



Slika 19:

- **balansiranje s pomočjo aktivnega omejevanja (active clamping)** je doseženo na enak način kot prenapetostna zaščita v poglavju __. Osnova vezja je element z Zenerjevo karakteristiko skozi katerega ob prekoračitvi napetosti steče tok, ki dodatno polni vhodno kapacitivnost tranzistorja. Posledica tega je, da se tranzistor kratek čas nahaja v linearnem področju zaradi česar se povečajo izgube.



Slika 20: